より高密度で、より高速なメモリがDRAMとフラッシュの両方に挑戦

新興企業がテストを開始したばかりの新しいタイプのメモリチップは、将来のスマートフォンやその他のコンピューティングデバイスに速度とストレージの両方を向上させる可能性があります。クロスバーメモリとして知られるこのテクノロジーは、現在利用可能な最もコンパクトなメモリの約40倍の密度でデータを保存できます。また、より高速でエネルギー効率が高くなります。





クロスバー抵抗変化型RAM

より多くのメモリ： この電子顕微鏡画像に示されているメモリストレージデバイスは、メモリカードやその他のデジタルデータストアの容量を劇的に増加させる可能性があります。

小さなスペースに大量のデータを保存するテクノロジーの機能により、メモリカード、一部のハードドライブ、およびモバイルデバイスの内部ストレージの基盤となるフラッシュメモリチップに取って代わる可能性があります。データは、コンピューティングデバイスで短期記憶として使用されるDRAMと競合する可能性があることを確認するのに十分な速度で、クロスバーメモリにアクセスして書き込むことができます。このテクノロジーは、フラッシュやDRAMよりもはるかにエネルギー効率が高くなっています。

トランジスタの周りやトランジスタに基づいて電子を動かすことに基づいていないため、フラッシュよりもはるかに高密度で高速になります、と言います ウェイ・ルー 、ミシガン大学の教授であり、その研究はクロスバーメモリの開発につながりました。 Luは、カリフォルニア州サンタクララに本拠を置くスタートアップCrossbarの共同創設者兼チーフサイエンティストでもあり、このテクノロジーを商品化しています。彼は当初、同社はフラッシュストレージに代わる技術を開発していると述べています。

デモンストレーションクロスバーメモリチップは、世界最大の契約チップメーカーであるTSMCによって製造されています。クロスバー氏によると、現在のバージョンのテクノロジーでは、1テラバイト（1,000ギガバイト）のデータを、切手と同じくらいの大きさの200平方ミリメートルのシングルチップに保存できます。比較すると、今日の市場で最も密度の高いフラッシュメモリチップは、1つのチップに16ギガバイトを格納します。今年5月にMicronによって導入されたこのような最小のチップは、面積が144平方ミリメートルです。

クロスバーメモリは、データの保存に使用される単純なナノスケール構造のためにそう呼ばれています。等間隔の棒状電極の2つの層が互いに積み重ねられ、最上層の棒が下の層の棒に対して90度の方向を向いてグリッドを形成します。データのビット（1と0）は、異なる層の電極が交差する各接合部に保存されます。

その基本的なクロスバーアーキテクチャは、メモリを含む電子機器の新しいアイデアの基礎として長年使用されてきました（分子メモリを参照）。ただし、Luのバージョンは、よりエキゾチックな材料ではなく、各接合部にアモルファスシリコンで作られた単純なスペーサーを使用して、接合部にデータを保存する方法が異なります。

クロスバーのチップでは、そのスペーサーが電極を銀で作られた上層から、非金属導体で作られた下層の電極から分離します。ビットは、そのスペーサーを絶縁体と導体の間で反転させることによって保存されます。場合によっては、上部電極と下部電極の間で電流が流れ、電流が遮断されることがあります。スペーサーは、電源がなくてもその状態を保持できるため、少し保持できます。

データは、特定のクロスバージャンクションに特定の制御電圧を印加することによって書き込まれます。正の電圧を印加すると、銀ナノ粒子が上部ロッドからシリコンスペーサーに忍び寄り、最終的には上部ロッドと下部ロッドの間に電気経路を作成して電流を流すのに十分な距離まで浸透します。負の制御電圧を印加すると、そのプロセスが逆になる可能性があります。各接合部の導電率をテストすることにより、クロスバーメモリからデータが読み取られます。

現在製造されているデモンストレーションチップでは、クロスバーメモリ構造の1つの層が、従来のシリコンCMOS回路の層の上に積み重ねられています。その回路は、クロスバーメモリレイヤーのオーバーヘッドからデータを読み取り、書き込み、および消去します。

Kleiner Perkins Caufield＆Byers、Artiman Ventures、Northern Light Venture Capitalから2500万ドルの投資資金を受け取ったクロスバーは、2010年にLuの研究の商業化に取り組み始めました。開発プロセスの重要な部分は、大量生産に新しい技術を適応させることでした。既存のチップ工場では、Luは言います。従来のCMOS回路の上に新しいクロスバー構造を配置する方法を決定するには、実験が必要でした。 CMOS層を汚染したり、温度を上げすぎて損傷したりしたくないと、Lu氏は言います。

クロスバーのテクノロジーは、メモリメーカーがフラッシュメモリの既存の製造方法からより多くのデータ密度を引き出すのに苦労しているときに市場に備えていると、の副社長であるブライアンクロンキストは述べています。 モノリシック3D 、3Dチップアーキテクチャ設計を開発している会社。彼らがフラッシュメモリをスケーリングするために使用した方法は、もはや機能しません。

フラッシュメモリチップは、データを表面上の電荷の島として保存しますが、これらの島は現在よりも密に詰めることができず、密度の向上は事実上不可能です。これにより、SamsungとToshibaは、複数の電荷蓄積面を積み重ねる3Dフラッシュメモリチップに取り組むようになりました。サムスンは今年初めに大量生産の準備ができているワーキングチップを生産しました。

ただし、Cronquistによると、このアプローチでは数年以上は利益が得られないため、新しいテクノロジーを引き継ぐ必要があります。 Crossbar’sは、とりわけ開発中の候補の1つであると彼は言います。

そのうちの1つはHPで、メモリスタと呼ばれる電気部品に基づいています。これは1971年に存在すると予測されていましたが、最初に製造されたのは2008年だけでした（メモリスタの製造準備が整ったメモリを参照）。 HPは昨年、2013年後半にこの技術を発売すると発表したが、最近その計画を確認していない。

隠れる